



(19)

Europäisches Patentamt

European Patent Office

Office européen des brevets



(11)

EP 1 091 491 A1

(12)

EUROPÄISCHE PATENTANMELDUNG

(43) Veröffentlichungstag:
11.04.2001 Patentblatt 2001/15(51) Int. Cl.⁷: H03K 19/00, H03K 3/3565

(21) Anmeldenummer: 00119901.7

(22) Anmeldetag: 13.09.2000

(84) Benannte Vertragsstaaten:
AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU
MC NL PT SE
Benannte Erstreckungsstaaten:
AL LT LV MK RO SI

(30) Priorität: 15.09.1999 DE 19944248

(71) Anmelder:
Infineon Technologies AG
81669 München (DE)

(72) Erfinder: Feurle, Robert
85579 Neubiberg (DE)


(74) Vertreter:
Fischer, Volker, Dipl.-Ing. et al
Epping Hermann & Fischer
Postfach 12 10 26
80034 München (DE)

(54) Inputbuffer einer integrierten Halbleiterschaltung

(57) Eine integrierte Halbleiterschaltung mit einer ersten Betriebsart und einer zweiten Betriebsart weist mehrere Inputbuffer (IB1; IBn) auf, wobei wenigstens eines der Inputbuffer (IB1) zur Steuerung der Umschaltung zwischen den Betriebsarten dient. Das Inputbuffer (IB1) zur Steuerung der Umschaltung zwischen den Betriebsarten weist eine Treiberschaltung (10) mit einer Inverterschaltung (11) mit geringen statischen Verlustströmen auf, die in der ersten und zweiten Betriebsart

bestimmungsgemäß betreibbar ist. Die übrigen Inputbuffer (IB2; IBn) weisen jeweils eine Differenzverstärkerschaltung (DA) auf, die in der zweiten Betriebsart abgeschaltet ist. Durch die auch bei niedrigen Versorgungsspannungen zuverlässig schaltende Inverterschaltung wird eine reduzierte Mindeststromaufnahme der Halbleiterschaltung erreicht.

FIG 3



EP 1 091 491 A1

Beschreibung

[0001] Die vorliegende Erfindung betrifft Inputbuffer einer integrierten Halbleiterschaltung mit unterschiedlichen Betriebsarten.

[0002] Integrierte Schaltungen weisen Eingangspuffer auf, allgemein auch als Inputbuffer bezeichnet, zur Verbindung der integrierten Schaltung beispielsweise mit externen Eingangssignalen. Häufig verwendete Treiberschaltungen für Inputbuffer sind beispielsweise CMOS-Inverterschaltungen bekannter Art, die sich vor allem durch hohe Schaltgeschwindigkeiten und geringe statische Verlustströme auszeichnen.

[0003] Insbesondere bei integrierten Schaltungen mit vergleichsweise niedriger Versorgungsspannung sind einfache CMOS-Inverterschaltungen nicht mehr zufriedenstellend in ihrer bestimmungsgemäßen Funktion betreibbar. Durch teilweise niedrigere Schaltschwellen der Inverterschaltung besteht zum Teil die Gefahr, daß die Schaltpegel der Eingangssignale fehlerhaft detektiert werden. Die Folge davon können fehlerhafte Schaltvorgänge sein. Diese können außerdem zunehmend verursacht werden durch eingelagerte Störsignale, da die Störempfindlichkeit einer Inverterschaltung mit einer niedrigeren Versorgungsspannung durch niedrigere Schaltpegel zunimmt.

[0004] Zur Vermeidung der oben genannten Nachteile weisen Treiberschaltungen von Inputbuffern beispielsweise Differenzverstärker auf, bei welchen an einen Eingang das Eingangssignal und an den anderen Eingang ein veränderbares Referenzpotential zur Steuerung der Schaltschwelle angelegt ist. Durch eine Differenzverstärkerschaltung fließt im allgemeinen jedoch ein statischer Strom, der beispielsweise bei Verwendung mehrerer Inputbuffer mit Differenzverstärkern zu einer erheblichen Mindeststromaufnahme der integrierten Schaltung führen kann.

[0005] Um in einem Stromsparbetrieb im Vergleich zu einem Normalbetrieb der integrierten Schaltung eine geringere Stromaufnahme zu erzielen, werden Differenzverstärker von Inputbuffern, die im Stromsparbetrieb nicht benötigt werden, zumeist abgeschaltet. Die Inputbuffer bzw. Differenzverstärker, deren Eingangssignale zur Steuerung der Umschaltung zwischen den Betriebsarten der Halbleiterschaltung dienen, verbleiben entweder im aktiven Zustand, um eine schnelle Umschaltung zu gewährleisten, oder sie werden ebenfalls abgeschaltet. Dies führt zu einer relativ langen Aktivierungszeit des betreffenden Inputbuffers.

[0006] Die Aufgabe der vorliegenden Erfindung ist es, eine Halbleiterschaltung mit Inputbuffern anzugeben, die in einer von mehreren Betriebsarten der Halbleiterschaltung einen insgesamt möglichst geringen Stromverbrauch der Inputbuffer aufweist bei einem vergleichsweise geringen Flächenbedarf.

[0007] Die Aufgabe wird gelöst durch eine integrierte Halbleiterschaltung nach den Merkmalen des

Patentanspruchs 1. Vorteilhafte Aus- und Weiterbildungen sind Gegenstand abhängiger Ansprüche.

[0008] Die integrierte Halbleiterschaltung enthält mehrere Inputbuffer, die jeweils einen Anschluß für ein Eingangssignal aufweisen. Zur Steuerung der Umschaltung zwischen einer ersten Betriebsart und einer zweiten Betriebsart der Halbleiterschaltung dient wenigstens eines der Inputbuffer, die eine Treiberschaltung mit einer Inverterschaltung aufweist, die in der ersten und zweiten Betriebsart bestimmungsgemäß betreibbar ist. Die übrigen Inputbuffer weisen jeweils eine Differenzverstärkerschaltung auf, die in der zweiten Betriebsart abgeschaltet ist. Bei der ersten Betriebsart handelt es sich beispielsweise um einen Normalbetrieb der Halbleiterschaltung, bei der zweiten Betriebsart um einen stromsparenden Betrieb der Halbleiterschaltung, der im Vergleich zum Normalbetrieb eine geringere Mindeststromaufnahme aufweist.

[0009] Da für die Steuerung der Umschaltung zwischen den Betriebsarten eine Treiberschaltung mit einer Inverterschaltung verwendet wird, wird im Vergleich zur Verwendung einer Differenzverstärkerschaltung eine geringere statische Mindeststromaufnahme erreicht. Die Inverterschaltung ist dabei so ausgelegt, daß sie auch bei Anwendungen mit vergleichsweise niedriger Versorgungsspannung im Vergleich zu einer Differenzverstärkerschaltung ein ähnlich gutes und zuverlässiges Schaltverhalten aufweist. Die Inverterschaltung des Inputbuffers ist somit in der ersten und zweiten Betriebsart bestimmungsgemäß betreibbar. Die für die zweite Betriebsart nicht benötigten Inputbuffer bzw. deren Differenzverstärker sind zur Reduzierung der statischen Mindeststromaufnahme in der zweiten Betriebsart abgeschaltet.

[0010] Die erfindungsgemäße Halbleiterschaltung zeichnet sich außerdem durch einen vergleichsweise geringen Platzbedarf aus, da die Inverterschaltung in beiden Betriebsarten bestimmungsgemäß betreibbar ist und somit keine zusätzliche Schaltung etwa zu einer Differenzverstärkerschaltung notwendig ist. Die erfindungsgemäße Halbleiterschaltung ist deshalb vorteilhaft vor allem bei Schaltungen einsetzbar, die für einen Betrieb in mobilen Anwendungen vorgesehen sind, wie beispielsweise Mobiltelefonen oder Laptops.

[0011] In einer erfindungsgemäßen Ausführungsform weist die Inverterschaltung Schalttransistoren und einen Hysterese-Transistor auf, dessen Steueranschluß am Ausgang der Treiberschaltung angeschlossen ist und dessen gesteuerte Strecke parallel zu der gesteuerten Strecke eines der Schalttransistoren geschaltet ist. Durch das Vorsehen des Hysterese-Transistors wird die Schaltschwelle der Inverterschaltung insbesondere bei einem bisher kritischen Low-High-Übergang des Eingangssignals hin zu höheren Schaltschwellen verschoben.

[0012] In einer vorteilhaften Weiterbildung weist die Treiberschaltung des Inputbuffers zur Steuerung der Umschaltung zwischen den Betriebsarten eine weitere

Inverterschaltung auf, die der oben genannten Inverterschaltung nachgeschaltet ist. Durch die Anordnung der weiteren Inverterschaltung vor dem Steueranschluß des Hysterese-Transistors wird neben einer vollständigen Sperrung des Hysterese-Transistors auch eine größere Flankensteilheit des Ansteuersignals für den Steuereingang des Hysterese-Transistors erreicht, so daß dieser sehr kurze Schaltzeiten aufweist.

[0013] In einer weiteren Ausgestaltung der erfundungsgemäßen Inverterschaltung weist diese wenigstens zwei Schalttransistoren unterschiedlichen Leitungstypen auf, die je nach Leitungstyp unterschiedlich dimensioniert sind. Beispielsweise werden bei Verwendung einer CMOS-Inverterstufe die P-Kanal-Transistoren hinsichtlich ihrer Stromergiebigkeit stärker dimensioniert als die N-Kanal-Transistoren. Auf diese Art wird die bei geringeren Versorgungsspannungen reduzierte Leitfähigkeit der P-Kanal-Transistoren zumindest teilweise ausgeglichen. In diesem Zusammenhang ist es ebenso möglich, alternativ oder zusätzlich zu der unterschiedlichen Dimensionierung der Schalttransistoren eine größere Anzahl von P-Kanal-Transistoren parallel zu schalten, um auf diese Art die Stromergiebigkeit der P-Kanal-Transistoren zu erhöhen.

[0014] Die Erfindung wird im folgenden anhand der in der Zeichnung dargestellten Figuren näher erläutert. Es zeigen:

- Figur 1 eine schematische Darstellung einer integrierten Halbleiterschaltung mit Inputbuffern,
- Figur 2 eine Treiberschaltung eines Inputbuffers mit einem Differenzverstärker,
- Figur 3 eine Treiberschaltung eines Inputbuffers mit einer Inverterschaltung.

[0015] In Figur 1 ist eine schematische Darstellung einer integrierten Halbleiterschaltung 1 mit Inputbuffern IB1 bis IBn gezeigt. Die Inputbuffer IB1 bis IBn weisen jeweils Anschlüsse für Eingangssignale IN1 bis INn auf. Die Halbleiterschaltung 1 weist eine erste Betriebsart und eine zweite Betriebsart auf, die beispielsweise für einen Normalbetrieb bzw. einen stromsparenden Betrieb (Power-down) der Halbleiterschaltung vorgesehen ist. Zur Steuerung der Umschaltung zwischen den Betriebsarten ist hier beispielsweise das Inputbuffer IB1 vorgesehen. Durch dessen Eingangssignal IN1 wird gesteuert, ob sich die integrierte Halbleiterschaltung 1 in der ersten Betriebsart oder in der zweiten Betriebsart befindet. Insbesondere bei integrierten Halbleiterspeichern, wie z. B. synchronen DRAM, werden hierzu auch zwei Eingangssignale verwendet. Bei einem entsprechenden Aktivierungssignal wird bei einem nächsten aktiven Taktsignal der Halbleiterspeicher aus dem Power-down-Betriebsmodus in den Normalbetrieb

geschaltet. Ziel dabei ist, möglichst unverzüglich nach der Schaltflanke des aktiven Taktsignals den Halbleiter-Speicher wieder vollständig in Betrieb zu nehmen.

[0016] Die in Figur 1 dargestellten übrigen Inputbuffer IB2 bis IBn weisen Differenzverstärkerschaltungen auf. Eine Treiberschaltung eines der Inputbuffer IB2 bis IBn mit einem Differenzverstärker ist in Figur 2 dargestellt. Die Eingangssignale des Differenzverstärkers DA sind die Signale IN und das Referenzpotential V_{ref} zur Einstellung der Schaltschwelle des Differenzverstärkers DA. Das Ausgangssignal des Inputbuffers IB ist das Signal OUT. Um die statische Mindeststromaufnahme der Inputbuffer möglichst gering zu halten, sind die für einen Betrieb in der zweiten Betriebsart nicht benötigten Inputbuffer IB2 bis IBn abgeschaltet.

[0017] Figur 3 zeigt eine Ausführungsform einer Treiberschaltung des Inputbuffers IB1 zur Steuerung der Umschaltung zwischen den Betriebsarten. Die Treiberschaltung 10 weist eine Inverterschaltung 11 auf mit den Schalttransistoren T1 und T2, deren Steueranschlüsse an das Eingangssignal IN1 angeschlossen sind. Die Transistoren T1 und T2 sind mit ihren gesteuerten Strecken in Reihe geschaltet, wobei der Transistor T1 vom P-Kanal-Typ an einer positiven Versorgungsspannung V1 und Transistor T2 vom N-Kanal-Typ an einem Bezugspotential GND anliegt. Der Inverterschaltung 11 nachgeschaltet ist eine Inverterschaltung 12 mit ihren Schalttransistoren T11 und T12, die analog der Inverterschaltung 11 verschaltet sind. Die Inverterschaltung 11 weist ferner einen Hysterese-Transistor HT auf, dessen Steueranschluß am Ausgang der Treiberschaltung 10 mit dem Ausgangssignal OUT angeschlossen ist, und dessen gesteuerte Strecke parallel zu der gesteuerten Strecke des Transistors T1 geschaltet ist.

[0018] Ist der Hysterese-Transistor HT im leitenden Zustand (Signal IN1 im Low-Zustand, d. h. auf Bezugspotential GND), so wird beim nächsten Übergang des Signals IN1 in den High-Zustand (Versorgungspotential V1) die Schaltschwelle der Inverterschaltung 11 hin zu höheren Potentialwerten verschoben. Dies führt dazu, daß beispielsweise bei vergleichsweise niedrigen Versorgungsspannungen relativ hohe Störspannungen, die jedoch noch unterhalb der erhöhten Schaltschwelle liegen, nicht zu fehlerhaften Schaltvorgängen der Treiberschaltung 10 führen. Ein High-Low-Übergang wird von einer vergleichsweise niedrigen Versorgungsspannung im allgemeinen nicht beeinflußt.

[0019] Dieser Effekt kann unterstützt werden durch eine asymmetrische Dimensionierung der Schalttransistoren T1 und T2. Der P-Kanal-Transistor T1 wird hinsichtlich seiner Stromergiebigkeit stärker dimensioniert als der N-Kanal-Transistor T2. Ebenso ist es möglich, mehrere dem Transistor T1 parallel geschaltete P-Kanal-Transistoren vorzusehen, die insgesamt die Leitfähigkeit erhöhen.

[0020] Durch die weitere Inverterschaltung 12, an deren Ausgang der Steueranschluß des Hysterese-Transistors HT angeschlossen ist, werden dessen

Schaltflanken beschleunigt. Am Knoten K genügt bereits ein Potentialwert in Höhe der Schwellspannung der Inverterschaltung 12, um den Hysterese-Transistor HT vollständig leitend bzw. sperrend zu schalten. Dies kann dazu beitragen, die Schaltgeschwindigkeit der Treiberschaltung 10 insgesamt zu erhöhen.

dadurch gekennzeichnet, daß die Inverterschaltung (11) wenigstens zwei Schalttransistoren (T1, T2) unterschiedlichen Leistungstyps aufweist, die je nach Leistungstyp unterschiedlich dimensioniert sind.

Patentansprüche

1. Integrierte Halbleiterschaltung 10
 - mit einer ersten Betriebsart und einer zweiten Betriebsart der Halbleiterschaltung (1),
 - mit mehreren Inputbuffern (IB1; IBn), die jeweils einen Anschluß für ein Eingangssignal (IN1; INn) aufweisen,
 - mit wenigstens einem der Inputbuffer (IB1) zur Steuerung der Umschaltung zwischen den Betriebsarten durch dessen Eingangssignal (IN1),
 - bei dem das Inputbuffer (IB1) zur Steuerung der Umschaltung zwischen den Betriebsarten eine Treiberschaltung (10) mit einer Inverterschaltung (11) aufweist, die in der ersten und zweiten Betriebsart bestimmungsgemäß betreibbar ist,
 - bei dem die übrigen Inputbuffer (IB2; IBn) jeweils eine Differenzverstärkerschaltung (DA) aufweisen, die in der zweiten Betriebsart abgeschaltet ist.30

2. Integrierte Halbleiterschaltung nach Anspruch 1, **dadurch gekennzeichnet, daß die erste Betriebsart für einen Normalbetrieb und die zweite Betriebsart für einen stromsparenden Betrieb der Halbleiterschaltung (1) vorgesehen ist.** 35

3. Integrierte Halbleiterschaltung nach einem der vorhergehenden Ansprüche, **dadurch gekennzeichnet, daß die Inverterschaltung (11) Schaltransistoren (T1, T2) und einen Hysterese-Transistor (HT) aufweist, dessen Steueranschuß am Ausgang (OUT) der Treiberschaltung (10) angeschlossen ist und dessen gesteuerte Strecke parallel zu der gesteuerten Strecke eines der Schaltransistoren (T1) geschaltet ist.** 40

4. Integrierte Halbleiterschaltung nach Anspruch 3, **dadurch gekennzeichnet, daß die Inverterschaltung (11) eine erste Inverterschaltung der Treiberschaltung (10) ist und die Treiberschaltung (10) eine weitere Inverterschaltung (12) aufweist, die der ersten Inverterschaltung (11) nachgeschaltet ist.** 50

5. Integrierte Halbleiterschaltung nach einem der vorhergehenden Ansprüche,

FIG 1




FIG 2





FIG 3





Europäisches
Patentamt

EUROPÄISCHER RECHERCHENBERICHT

Nummer der Anmeldung
EP 00 11 9901

EINSCHLÄGIGE DOKUMENTE									
Kategorie	Kennzeichnung des Dokuments mit Angabe, soweit erforderlich, der maßgeblichen Teile	Betrift Anspruch	KLASSIFIKATION DER ANMELDUNG (Int.Cl.)						
X	US 4 999 519 A (KITSUKAWA GORO ET AL) 12. März 1991 (1991-03-12) * Spalte 2, Zeile 1 - Spalte 3, Zeile 34; Abbildungen 2,3 * * Spalte 11, Zeile 3 - Spalte 13, Zeile 13; Abbildungen 11,12 *	1,2	H03K19/00 H03K3/3565						
A	EP 0 311 088 A (FUJITSU LTD ; FUJITSU VLSI LTD (JP)) 12. April 1989 (1989-04-12) * Spalte 8, Zeile 14 - Spalte 9, Zeile 34; Abbildungen 7,9 * * Spalte 10, Zeile 48 - Spalte 11, Zeile 41; Abbildung 12 *	1,2							
A	PATENT ABSTRACTS OF JAPAN vol. 5, no. 145 (E-74) [817], 12. September 1981 (1981-09-12) & JP 56 079522 A (SUWA SEIKOSHA), 30. Juni 1981 (1981-06-30) * Zusammenfassung *	3,4							
A	US 5 151 622 A (THROWER CRAIG S ET AL) 29. September 1992 (1992-09-29) * Abbildung 2 *	3-5	RECHERCHIERTE SACHGEBiete (Int.Cl.) H03K						
<p>Der vorliegende Recherchenbericht wurde für alle Patentansprüche erstellt</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <tr> <td style="width: 33%;">Recherchenort</td> <td style="width: 33%;">Abschlußdatum der Recherche</td> <td style="width: 34%;">Prüfer</td> </tr> <tr> <td>DEN HAAG</td> <td>12. Februar 2001</td> <td>Feuer, F</td> </tr> </table> <p>KATEGORIE DER GENANNTEN DOKUMENTE</p> <p>X : von besonderer Bedeutung allein betrachtet Y : von besonderer Bedeutung in Verbindung mit einer anderen Veröffentlichung derselben Kategorie A : technologischer Hintergrund O : rechtsnachrichtliche Offenbarung P : Zwischenfikatur</p> <p>T : der Erfindung zugrunde liegende Theorien oder Grundsätze E : älteres Patentdokument, das jedoch erst am oder nach dem Anmeldedatum veröffentlicht worden ist D : in der Anmeldung angeführtes Dokument L : aus anderen Gründen angeführtes Dokument & : Mitglied der gleichen Patentfamilie, übereinstimmendes Dokument</p>				Recherchenort	Abschlußdatum der Recherche	Prüfer	DEN HAAG	12. Februar 2001	Feuer, F
Recherchenort	Abschlußdatum der Recherche	Prüfer							
DEN HAAG	12. Februar 2001	Feuer, F							

**ANHANG ZUM EUROPÄISCHEN RECHERCHENBERICHT
ÜBER DIE EUROPÄISCHE PATENTANMELDUNG NR.**

EP 00 11 9901

In diesem Anhang sind die Mitglieder der Patentfamilien der im obengenannten europäischen Recherchenbericht angeführten Patentdokumente angegeben.

Die Angaben über die Familienmitglieder entsprechen dem Stand der Datei des Europäischen Patentamts am
Diese Angaben dienen nur zur Orientierung und erfolgen ohne Gewähr.

12-02-2001

Im Recherchenbericht angeführtes Patentdokument	Datum der Veröffentlichung	Mitglied(er) der Patentfamilie		Datum der Veröffentlichung
US 4999519 A	12-03-1991	JP	1185006 A	24-07-1989
		JP	1147915 A	09-06-1989
		JP	1157119 A	20-06-1989
		JP	2638016 B	06-08-1997
		KR	9302039 B	22-03-1993
<hr/>				
EP 0311088 A	12-04-1989	JP	1097016 A	14-04-1989
		JP	1820846 C	27-01-1994
		JP	5027285 B	20-04-1993
		DE	3879352 A	22-04-1993
		DE	3879352 T	24-06-1993
		KR	9107437 B	26-09-1991
		US	4906862 A	06-03-1990
<hr/>				
JP 56079522 A	30-06-1981	KEINE		
<hr/>				
US 5151622 A	29-09-1992	KEINE		
<hr/>				

EPO FORM P0461

Für nähere Einzelheiten zu diesem Anhang : siehe Amtsblatt des Europäischen Patentamts, Nr.12/82